CLIPPEDIMAGE= JP363248164A

PAT-NO: JP363248164A

DOCUMENT-IDENTIFIER: JP 63248164 A

TITLE: TRANSISTOR

PUBN-DATE: October 14, 1988

INVENTOR-INFORMATION:

NAME

KUSANO, CHUSHIRO TAGAMI, TOMONORI MITANI, KATSUHIKO MISHIMA, TOMOYOSHI

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY

N/A

APPL-NO: JP62080985

APPL-DATE: April 3, 1987

INT-CL (IPC): H01L029/72; H01L029/203

US-CL-CURRENT: 257/23,257/197

ABSTRACT:

PURPOSE: To obtain a hetero-junction bipolar transistor operating at high speed by using a superlattice, in which the cycle period of the film thickness of superlattice structure gradually increases toward the collector side from the emitter side, as a base layer.

CONSTITUTION: An N<SP>+</SP> type GaAs layer 32 is formed onto an N-type GaAs substrate 31 as a collector layer, and an N<SP>-</SP> type GaAs layer 33 is shaped onto the layer 32. A base layer 34 consisting of the superlattice structure of a P-type AlGaAs layer and an un-doped GaAs

layer is formed onto the layer 33. In this case, the film thickness of the P-type layer is kept constant, the film thickness of the undoped layer is maximized on the collector side and minimized on the emitter side, and the film thickness of the undoped layer is reduced gradually toward the emitter side from the collector side. An N-type AlGaAs layer 35 is shaped as an emitter layer. Accordingly, the base transit time of carriers injected from an emitter is shortened by a tunnel effect and an internal electric field, thus realizing the increase of working speed.

COPYRIGHT: (C) 1988, JPO& Japio

⑩日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭63-248164

⑤Int.Cl.⁴ H 01 L 29/72 識別記号 庁内整理番号

❸公開 昭和63年(1988)10月14日

01 L 29/72 29/203 8526-5F 8526-5F

審査請求 未請求 発明の数 1 (全6頁)

②特 願 昭62-80985

②出 願 昭62(1987)4月3日

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 忠 四 郎 草野 四発 明 者 作所中央研究所内 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 ②発 明 老 \blacksquare H 知 紀 作所中央研究所内 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 谷 克 彦 仍発 明 者 Ξ 作所中央研究所内 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 義 73発 明 者 島 友 作所中央研究所内 東京都千代田区神田駿河台4丁目6番地 株式会社日立製作所 の出 顖 人

觅代 理 人 弁理士 中村 純之助

明細響

1. 発明の名称 トランジスタ

2. 特許請求の範囲

- 1. ベース領域とエミッタ領域とコレクタ領域と を具備して成るヘテロ接合バイポーラトランジ スタにおいて、上記ベース領域が超格子構造か ら成り、かつ該ベース領域の超格子構造の膜厚 の繰り返し周期が異なっていることを特徴とす るトランジスタ。
- 2. 上記ベース領域の超格子構造の膜瓜の繰り返し周期が、エミッタ領域側からコレクタ領域側 へ漸次増加していることを特徴とする特許請求 の範囲第1項記載のトランジスタ。
- 3. 上記ベース領域の超格子標遊が、p型もしくはアンドープの第1の半導体層と、該第1の半導体層より電子銀和力が大きく、かつエネルギーギャップの小さなp型もしくはアンドープの第2の半導体層との繰り返しから成り、上記第1の半導体層の膜厚は、電子がトンネル効果に

より容易に通過できるように充分稼く、かつ上記第2の半導体層の膜厚の繰り返し周期が上記エミッタ領域側から上記コレクタ領域側へ向かって漸次増加しており、npn型バイボーラトランジスタが構成されていることを特徴とする特許 ポスの範囲第1項記載のトランジスタ・

- 4. エミッタ領域を構成する半導体層の電子銀和 カとエネルギーギャップとの和の値が、上記ベ ース領域を構成する上記第1の半導体層および 上記第2の半導体の該値より大きいことを特徴 とする特許請求の範囲第3項に記載のトランジ

の繰り返し周期が上記エミッタ領域側から上記コレクタ領域側へ向かって漸次増加しており、 pnp型パイポーラトランジスタが構成されていることを特徴とする特許請求の範囲第1項記載のトランジスタ。

6. 上記エミッタ領域を構成する半導体圏の電子 親和力の値が、上記ペース領域を構成する上記 第3の半導体圏および第4の半導体圏の該値よ りも小さいことを特徴とする特許請求の範囲第 5項記載のトランジスタ。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、トランジスタに係り、特に、高い電 洗増幅率を有し、高速動作に好適なヘテロ接合バ イポーラトランジスタに関する。

〔従来の技術〕

従来のヘテロ接合バイポーラトランジスタは、例えば、昭和58年出願公開第142574号に記載されている。従来のこのようなトランジスタは、ベース領域が周期の一様な超格子構造で形成され、か

を提供することにある。

(問題点を解決するための手段)

本発明は、上記目的を達成するために、 超格子 構造により構成されるベース領域において、 該ベ ース領域の超格子構造の膜厚の繰り返し周期が異 なっていることを最も主要な特徴とする。

さらに詳しく述べると、上記構造において、注 入された電子または正孔がトンネル効果により通 過できるように障壁層を充分薄くし、かつ各層の 組成、ドーピングレベルを変えることなく、各層 の膜厚を変化させ、各層の膜厚の繰り返し周期が エミッタ領域側からコレクタ領域側へ向かって漸 次増加する構造とする。

〔作用〕

第1図(a)は、本発明の代表的な例としての npn型へテロ接合パイポーラトランジスタのパンド構造を示す図、(b)は、該トランジスタの ペース領域のパンド構造を示す図である。以下、 その動作を説明する。

図において、11はエミッタ領域、12はペース領

つ、該組格子構造のドーピングレベルがエミッタ 領域側からコレクタ領域側へ漸次減少する構造を 有していた。このトランジスタにおいては、エミッタ領域から注入された電子または正孔が、ベース領域中を拡散するのに加え、トンネル効果および内部電界によるドリフトによって移動するため、ベース領域における電子または正孔の走行時間が 大幅に短縮され、高速化が可能となった。

[花明が解決しようとする問題点]

上記の従来技術のトランジスタでは、ベース領域中に内部電界を形成する構成のため、超格子保造を構成する各層毎に順次ドーピングレベルを変える手法が用いられていた。しかし、このような構造では、製造プロセス上、その制御性、再現性に問題を生じ易い問題がある。さらに、ベース領域からの正孔のエミッタ領域への注入を防止することは十分ではなかった。

本発明の目的は、再現性良く作製可能な超格子 構造から成るペース領域を有し、高速特性を実現 できるヘテロ接合バイポーラトランジスタの構造

域、13はコレクタ領域、14はベース領域12の超格子構造を構成するp型もしくはアンドープの第1の半導体層、15はベース領域12の超格子構造を構成するp型もしくはアンドープの第2の半導体層、Evは価電子帯、Erはフェルミレベル、Ecは伝導帯をそれぞれ示す。

npn型トランジスタの場合は、ベース領域12
がp型もしくはアンドープの第1の半導体層15との
超格子構造から成り、第2の半導体層15の電子観
和力は、第1の半導体層14より大きく、また、p型もしくはアンドープの第2の半導体層15の電子観
ルギーギャップは、第1の半導体層14より大きい。また、第1の半導体層14の各膜厚は、電子がトンネル効果によって通過できるように充分薄い構造となっている。さらに、第2の半導体層15の膜厚の繰り返し周期は、エミッタ領域11個からコレクタ領域13個へ向かって漸次増加するように形成されている

このような構造において、ペース領域12の伝導

存には、量子レベルが形成される。そのエネルギ ーレベルは、第2の半導体層15の膜厚によって異 なり、該層の膜厚が薄いほど高く、耳くなるにつ れて次第に低くなっていく。したがって、(b) に示すようなパンド構造を有するペース領域が構 成されると、伝導帯に形成されるサブパンドのエ ネルギーレベルは、エミッタ領域11個ほど筋く、 コレクタ領域13側へ行くにつれて次第に低くなっ ていくことは明らかである。このような状况にお いて、エミッタ領域11側から注入された電子は、 上述のようにベース領域12内に形成された傾斜し たサブパンドを走行してコレクタ領域13に到達す る。この際、電子は傾斜したサブパンド内におい て生じた実効的な内部電界により加速されるため、 注入電子は拡散による場合よりもさらに走行時間 を小さくすることが可能となる。また、ベース領 城12を構成する例えばAAGaAs層は、多層化すな わち超格子構造により、エミッタ領域13への正孔 の注入を防止でき、電子のペース注入効率が高く なる。

の和、およびエネルギーギャップは、第3の半導体暦24よりもそれぞれ小さい。また、第3の半導体暦24の各膜厚は、正孔がトンネル効果によって通過できるように充分薄い構造となっている。さらに、第4の半導体暦25の膜暦の繰り返し間期は、エミッタ領域21側からコレクタ領域23側へ向かって漸次増加するように形成されている。

このような構造により、npn型トランジスタの場合と同様に、エミッタ領域21から注入された正孔は、トンネル効果、および傾斜したサブバンドによる電界効果により、ベース領域における正孔の走行時間が短縮され、高速のpnp型ヘテロ接合パイポーラトランジスタが実現できる。

なお、第1図および第2図に示したトランジスタにおいて、ベース領域の超格子構造を構成する 間14、24の膜厚は約5~30人、エミッタ領域側からコレクタ領域側へ向かって漸次膜厚を増加させる 間15、25の膜厚は約5~200人が適用範囲として望ましい。

(実施例)

以上述べたような作用により、本発明の構造を 有する n p n 型へテロ接合パイポーラトランジス タでは、高速特性を得ることが可能となる。

第2図(a)は、本発明の代表的な別の例として pnp型ヘテロ接合パイポーラトランジスタの パンド構造を示す図、(b)は、該トランジスタ のペース領域のパンド構造を示す図である。

図において、21はエミッタ領域、22はベース領域、23はコレクタ領域、24はベース領域22の超格子構造を構成するn型もしくはアンドープの第3の半導体層、25はベース領域22の超格子構造を構成するn型もしくはアンドープの第4の半導体層、Evは価電子帯、Erはフェルミレベル、Ecは伝導帯を示す。

ベース領域を走行する少数キャリアが正孔であるpnp型トランジスタの場合は、第2図に示すように、ベース領域22がn型もしくはアンドープの第3の半導体層24とn型もしくはアンドープの第4の半導体層25との繰り返しから成り、第4の半導体層25の電子規和力とエネルギーギャップと

実施例 1

第3図は、本発明の第1の実施例の、コレクタ 電極を基板裏側に設けた n p n 型トランジスタの 断面構造を示す図である。

第3図において、31はn型GaAs基板、32は
n⁺型GaAs層(コレクタ層)、33はn⁻型GaAs 層、34は超格子構造から成るペース層、35はn型 A1×Ga₁-×As層(エミッタ層)、36はn型GaAs 層、37はコレクタ電極、38はエミッタ電極、39は ペース電極である。

まず、Siを2×10¹° cm⁻'含有するn型GaAs 塩板31上にMBE法によりSiを2×10¹° cm⁻'含 有するn^{*}型GaAs層32をコレクタ層として膜厚 5000A形成し、次いで、Siを1×10¹° cm⁻'含有 するn⁻型GaAs層33を膜厚3000人形成する。

 の膜厚をコレクタ側で最大となり、エミッタ側において最小となるように、コレクタ側からエミッタ側へ向かってアンドープGaAs層の膜厚が徐々に減少するように形成する。ここでは、コレクタに最も近い層の膜厚を100人とし、エミッタに向けて順次5人ずつ減少させ、アンドープGaAs層の16層目がエミッタに最も近い層で、25人の膜厚となるようにし、全体で1320人厚の超格子ベース別34を形成する。

次に、Siを5×10¹'cm⁻³含有するn型A4×
Ga_{1-x}As関35 (x~0.3) をエミッタ層として膜 厚2000人形成し、さらに、オーミック電極を取り 出し易くするためにSiを3×10¹⁰cm⁻³含有する n型GaAs関36を膜厚2000人形成した。

次に、図示しないSiO₂膜をCVD法により全面に膜厚3000A形成した後、裏面にコレクタ電便37としてAuGe/Ni/Au層を真空蒸着し、通常のホトリソグラフィーを用いてn型GaAs層36へエミッタ電極38としてAuGe/Ni/Au層を蒸着した。続いて、400℃3分間のアロイをH₂雰囲気

版41上に、MBE法によりBeを2×10¹⁹ cm⁻³含 有するp型GaAs層42をコレクタ層として膜厚 5000人形成し、次いでアンドープGaAs層43を膜 厚3000人形成する。

次に、Siを2×10¹°cm⁻³含有するn 型ALx
Ga₁-xAs層とアンドープGaAs層との超格子構造からなるペース層44を形成する。ここでは、n型ALxGa₁-xAs層(x~0.3)の膜厚を20人として一定に形成し、アンドープGāAs層の膜厚をコレクタ側で最大、エミッタ側で最小となるように満次減少させる。本実施例では、コレクタに最も近いアンドープGaAs層の膜厚100人として、エミッタに向けて5人ずつ減少し、ペース層全体の膜厚が約1000人となるようにした。その結果、エミッタに最も近いアンドープGaAs層の膜厚は約40人であった。

次に、Beを 5 × 10¹ cm ⁻³ 含有する p 拠 Ad × Ga₁ - × A s 刷 (x ~ 0.3) 45 を 膜 厚 1000 人 形 成 し、さらにオーミック 電 極 を 取り易くする ため、 Beを 2 × 10¹³ cm ⁻³ 含有する p 型 G a A s 層 46 を 膜 厚

で行い、オーミック接触を得た。

次いで、通常のホトリソグラフィーおよびエッチング法を用いて n型 Adx Ga1-x As B 35、 n型 Ga As B 36をパターニングした後、真空蒸着、ホトリングラフィーおよびエッチング法により C r / Au 別からなるペース電極 39を形成し、300℃、10分間のアロイによりオーミック接触を得、ヘテロ接合パイポーラトランジスタを完成した。

実施例 2

次に、第2図(a)~(b)に示したpnp型 トランジスタの実施例について、第4図に示す断 面観路図を用いて登明する

第4回において、41はp型GaAs結板、42はp型GaAs間(コレクタ間)、43はアンドープGaAs層、44は超格子構造から成るペース層、45はp型A1×Ga1-×As層(エミッタ層)、46はp型GaAs層、47はコレクタ電極、48はエミッタ電極、49はペース電極である。

このような構造のトランジスタを製造するには、 まず、Geを2×10^{1.9} cm⁻³含有するp型GaAs基

1000人形成した。

次に、裏面にコレクタ電極47、エミッタ電極48 として Zn/Au蒸着膜を、ベース電極49として Au Ge/Ni/Au蒸着膜を、実施例1で述べたように通常の真空蒸着、ホトリソグラフィー、アロイ化技術を用いて形成し、各々オーミック接触を 得、ヘテロ接合パイポーラトランジスタを完成した。

上記実施例1、2では、A& Ga As/Ga As <テロ接合系で本発明を実施した場合について説明したが、他の<テロ接合系を用いても本発明は有効である。例えば、In Ga As/In A& As、In P/In Ga As、In As/Ga As Sb、Cd Te/In Sb、Ga Sb/In As等である。その他、本発明は上記 実施例に限定されないのは、言うまでもない。 (発明の効果)

本売明によれば、ペース層にエミッタ側からコレクタ側へ向かって周期が漸次増加する超格子を 用いることにより、実効的な内部電界が形成され るため、エミッタから注入されたキャリアのベース走行時間は、トンネル効果および内部電界によって減少し、高速化が実現される。また、ベース中の成分組成、ドーピングレベルを変えることなく、膜厚制御だけで上述の構造を実現できるため、作製が容易になり、かつ再現性の大幅な改善が可能となる。

4. 図面の簡単な説明

. e. . .

第1回(a)、(b)は、本発明のnpn型へテロ接合バイポーラトランジスタのエネルギーバンド図、第2図(a)、(b)は、本発明のpn p型へテロ接合バイポーラトランジスタのエネルギーバンド図、第3回は、本発明の第1の実施例のnpn型へテロ接合バイポーラトランジスタの断面構造図、第4回は、本発明の第2の実施例のpnp型へテロ接合バイポーラトランジスタの断面構造図である。

Ec…伝導帯

Ev…面電子符

Er…フェルミレベル

48… エミッタ電極

49…ペース電極

代理人弁理士 中村 純之助

11、21…エミッタ領域

12、22…ベース領域

13、23…コレクタ領域

14… p型の第1の半導体層

15… p型もしくはアンドープの第2の半導体層

24… n 型の第3の半導体層

25… n型もしくはアンドープの第4の半導体層

31… n型GaAs基板

32、33、36…n型GaAs周

34… GaAs/A1 GaAs超格子ペース層

35… n型AtGaAs图

37…コレクタ電極

38…エミッタ電板

39…ペース電極

41 ··· p型GaAs基板


42、46… p型GaAs層

43…アンドープ GaAs 暦

44… GaAs/ALGaAs超格子ペース別


45… p型AtGaAs图


47…コレクタ電極




- 11 工三,3領域
- 12 ベース領域
- 13 コレクタル自成
- 14 月世もしくはアンドーアの第1の千年に落
- 15 アセレベナアンドープルキノル半導体層


特開昭63-248164(6)







李 3 题



教 4 图

